#### **EUROPEAN PATENT OFFICE**

#### Patent Abstracts of Japan

**PUBLICATION NUMBER** 

03250637

**PUBLICATION DATE** 

08-11-91

**APPLICATION DATE** 

27-02-90

**APPLICATION NUMBER** 

02049049

APPLICANT: HITACHI LTD;


INVENTOR: ANJO ICHIRO;


INT.CL.

H01L 21/60 H01L 23/50

TITLE

SEMICONDUCTOR DEVICE






ABSTRACT :

PURPOSE: To produce a semiconductor device in the right-to-left reverse layout of lead pin without bending the lead pin of the semiconductor device in normal layout in a reverse direction by installing a bonding pad in the central line of a circuit formation plane of a semiconductor chip and allowing the lead pin to carry out wire bonding in right-to-left reverse layout with respect to standard layout.

CONSTITUTION: A bonding pad BP is installed to the central line section in the direction of X of Y of a DRAM 1 circuit formation plane. As illustrated in (A), in the case the layout of the lead pin is normal, a signal inner lead 3A<sub>1</sub> and a common inner lead 3A<sub>2</sub> are electrically connected with the bonding pad BP of the DRAM 1 with bonding wire 5. In the case the lead pin is laid out reversely right-to-left with respect to the standard layout, as illustrated in (B), the signal inner lead 3A1 and the common inner lead 3A2 are electrically connected with the bonding pad PB of the DRAM 1 with the bonding wire 5.

COPYRIGHT: (C)1991, JPO& Japio



#### ⑩ 日本国特許庁(JP)

① 特許出願公開

匈公開 平成3年(1991)11月8日

### ◎ 公 開 特 許 公 報(A) 平3-250637

動Int. Cl. 5
識別記号 庁内整理番号
H 01 L 21/60
3 0 1 N 6918-5F
3 0 1 B 6918-5F
23/50
X 9054-5F
S 9054-5F
Y 9054-5F

弁理士 秋田 収喜

審査請求 未請求 請求項の数 4 (全11頁)

❷発明の名称 半導体装置

0

②特 願 平2-49049

②出 願 平2(1990)2月27日

@発明者 安生 一郎

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

勿出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

#### 明細書

1. 発明の名称 半導体装置

個代 理

- 2.特許請求の範囲
  - 1 ・ 半導体チップの回路形成面に、複数のインナーリードが設けられ、該インナーリードが夫々ポンディングワイヤで電気的に接続され、モールド樹脂で封止される半導体装置において、前記半導体チップの回路形成面の又はYカーの中心線部にポンディングパッドを設け、リードピンが標準配置に対して左右逆に配置可能にワイヤボンディングされることを特徴とする半導体装置。
  - 2. 半導体チップの回路形成面のス方向又は Y 方向の中心線の近傍に共用インナーリードが設けられ、かつ前記半導体チップの回路形成面に、 複数の信号用インナーリードが設けられ、該インナーリード及び共用インナーリードと半導体チップとが失々ボンディングワイヤで電気的に 接続され、モールド樹脂で封止される半導体装

図であって、前記半導体チップの回路形成面の ス方向又はY方向の中心線部にポンディングパッドを設け、リードピンが標準配置に対して左 右逆に配置可能にワイヤボンディングされることを特徴とする半導体装置。

- 3. 前記請求項1又は2に記載のリードピンの標準配置の半導体装置と標準配置に対して逆配置の半導体装置とをそれぞれ実装基板の表裏に実装し、同一機能のリードピンは電気的に接続されていることを特徴とする半適体装置。
- 4 ・前記請求項1又は2に記載のリードピンの標準配置の半導体装置と標準配置に対して逆配置の半導体装置とをそれぞれ交互に実装基板の一面に配列して実装し、同一機能のリードピンは 電気的に接続されていることを特徴とする半導体装置。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に、高集積度の大規模集積回路のパッケージに適用して有効な

特開平3-250637(2)

技術に関するものである。

〔從来技術〕

従来、半導体チップを保護するために樹脂で半 導体チップをモールドして封止している。この封 止を行う前に、半導体チップ上にリードを位置決 めし、取り付けるために、いくつかの方法が用い られている。

例えば、中央にタブを有するリード・フレーム を用いるもので、半導体チップを封入前に取り付けて使用する。この従来技術では、半導体チップ の周囲近くにある電極パッドを、それに対応する インナーリードにポンディングワイヤで接続する 方法が知られている。

世来技術による半導体パッケージに共通の問題は、金属リード・フレームのリード線の出口となる金型のパーティング・ラインに沿って、 **急**裂を 生じることであった。

また、他の問題は、外部から半導体チップへ、 金属リード線に沿って環境中の汚染源が侵入する 径路が比較的短かいことである。

討した結果、以下の問題点を見い出した。

前記半導体装置をメモリーボード等の実装基板の表裏又は一面に多数個配列し、この半導体装置で電気的に形成された配線で電気的に接続する場合、半導体装置のリードピン配置形態が一種類(同一)のため、各々の半導体装置の同一機能を有するリードピン間を迂回配線で電気的に接続している。このため、半導体装置のリードピン間の間隔(ピッチ)が小さくなると実装基板に形成される配線の引き回しが困難となり、配線レイアウトの設計が振めて困難となる間類があった。

そこで、半導体装置のリードピンを逆方向に折り曲げて成型し、正規(標準)のリードピン配置の半導体装置に対して、左右逆のリードピン配置の半導体装置(銀面対称)を作製し、実装基板の表裏に正規のリードピン配置の半導体装置とを発面対称で配列するか、又は実装基板の一面に正規のリードピン配置の半導体装置と左右逆のリードピン配置の半導体装置とを交互に配列することが考えられるが、

さらに、他の問題は、インナーリードを半導体 チップの電極パッドに接続するために必要なポン ディングワイヤが比較的長いため、かつ交互に入 出力端子を割当てるために、ポンディングワイヤ を交差させることができないことであった。

そこで、前記問題を解消するために、半導体チップの回路形成面上に、複数のインナーリードが、前記半導体チップと絶縁フィルムを介在させて接着剤で接着され、該インナーリードと半導体表ではないて、で記半導体チップの回路形成面の長手方向の中心線の近傍に共用インナーリード(バスバーインナーリード)が設けられた半導体装置が提案されている(特開昭 6 1 ー 2 4 1 9 5 9 号公報)。

この種の半導体装置は、例えばメモリーボード 等の実装基板(例えばプリント配線基板)に多数個 配列されている。

[発明が解決しようとする課題]

しかしながら、本発明者は、前記従来技術を検

正規のリードピン配置の半導体装置のリードピンを逆に折り曲げて成型するための金型が必要になる。又、リードピンを逆に折り曲げて成型する際、応力が半導体チップの主面側のパッケージに集中して、半導体チップの直路形成面(素子面)に水分等による影響を与え、信頼性を低下させる。

本発明の目的は、正規(標準)のリードピン配置の半導体装置のリードピンを逆方向に折り曲げることなく左右逆のリードピン配置の半導体装置を作製することができる技術を提供することにある。

本発明の他の目的は、半導体装置を実装基板( プリント配線基板)の表裏又は一面に多数個配列 して実装する場合において、実装基板の配線及び 配線レイアウトの設計が容易にできる技術を提供 することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

[課題を解決するための手段]

#### 特開平3-250637(3)

本順において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

(1) 半導体チップの回路形成面に、複数のインナーリードが設けられ、該インナーリードが夫々ポンディングワイヤで電気的に接続され、モールド樹脂で封止される半導体装置において、前記半導体チップの回路形成面の又方向又はY方向の中心線部にポンディングパッドを設け、リードピンが標準配置に対して左右逆に配置可能にワイヤボンディングされるものである。

(2) 半導体チップの回路形成面の X 方向又は Y 方向の中心線の近傍に共用インナーリードが設けられ、かつ前記半導体チップの回路形成面に、 複数の信号用インナーリードが設けられ、 該インナーリード及び共用インナーリードと半導体チップとが夫々ポンディングワイヤで電気的に接続され、モールド樹脂で封止される半導体装置であって、前記半導体チップの回路形成面の X 方向の中心線部にポンディングパッドを設け、リー

ドピンが標準配置に対して左右逆に配置可能にワ イヤボンディングされるものである。

(3)前記リードピンの標準配置の半導体装置と 標準配置に対して逆配置の半導体装置とをそれぞ れ実装基板の表裏に実装し、同一機能のリードピ ンは電気的に接続されている。

(4) 前記リードピンの標準配置の半導体装置と 標準配置に対して逆配置の半導体装置とをそれぞれ交互に実装基板の一面に配列して実装し、同一 機能のリードピンは電気的に接続されている。

#### 〔作用〕

前記手段(1)及び(2)によれば、半導体チップの回路形成面のX方向又はY方向の中心線部にボンディングパッドを設け、リードが標準配置に対して左右逆に配置されるようにワイヤボンディングすることができるので、正規(標準)のリードピン配置の半導体装置のリードピン配置の半導体装置を作製することができる。

前記手段(3)及び(4)によれば、間一機能のリ

ードピンは電気的に接続されているので、実装 基板の配線を省略して簡略化が図れると共に、多数の半導体装置を実装する場合、配線レイアウトの設計が容易にでき、かつ、実装 基板の配線の配線を短くすることができる。また、実装 基板の配線 の配線で できることができる。また、実装 基板の内部配線の域に平滑コンデンサ等の回路 素子を形成し、接続することができる。また、実装 基板の内部配線の 関同志の配線間の電気容量を低減することができる。

以下、本発明の構成について、半導体チップ(DRAM: <u>Dynamic Random Access Memory)</u>を封止する樹脂封止型半導体装置に本発明を適用した一実施例とともに説明する。

なお、実施例を説明するための全図において、 同一機能を有するものは同一符号を付け、その繰 り返しの説明は省略する。

#### 〔発明の実施例〕

本発明の一実施例である DRAM (半導体チップ) を封止する樹脂封止型半導体装置を第1図(

部分断面斜視図)、第2図(平面図)及び第3図( 第2図のイーイ線で切った断面図)で示す。

第1回、第2回及び第3回に示すように、DRAM(半導体チップ)1は、SOJ(<u>S</u>mall <u>O</u>ut-1 ins <u>J</u>-bend)型の樹脂封止型パッケージ2で封止されている。DRAM1は、16[Mbit]×1[bit]の大容量で構成され、16.48[mm]×8.54[mm]の平面長方形状で構成されている。このDRAM1は、400[mil]の樹脂封止型パッケージ2に封止される。

前記DRAM1の回路形成面(以下、主面という)には、主にメモリセルアレイ及び周辺回路が配置されている。メモリセルアレイは、彼に詳述するが、1[bit]の情報を記憶するメモリセルにになった。前ででは、直接周辺回路及び関接周辺回路で構取辺回路は、直接周辺回路は、メモリセルの同路では、立ちなりのでは、ロウアドレスデコーダ回路、カラムアドレスデコーダ回路、センスアン

特開平3-250637(4)

プ回路等を含む。関接周辺回路は、前記直接周辺回路の動作を関接的に制御する回路である。関接 周辺回路は、クロック信号発生回路、バッファ回 路等を含む。

前記DRAM1の主面つまり前記メモリセルア レイ及び周辺回路を配置した表面上には、インナ ーリード3Aを配置している。DRAM1とイン ナーリード3Aとの間には、絶縁性フィルム4を 介在している。絶縁性フィルム4は、例えばポリ イミド系樹脂膜で形成されている。この絶縁性フ ィルム4のDRAM1側、インナーリード3A側 の夫々の表面には、接着閣(図示しない)が設けら れている。接着層としては、例えばポリエーテル アミドイミド系樹脂やエポキシ系樹脂を使用する。 この種の樹脂封止型パッケージ2は、DRAM1 上にインナーリード3Aを配置したLOC(Liead On Chip) 構造を採用している。LOC構造を 採用する樹脂封止型パッケージ2は、DRAM1 の形状に規制されずにインナーリード3Aを自由 に引き回せるので、この引き回しに相当する分.

子はデータ信号端子 (DQ<sub>2</sub>)、4番端子はライトイネーブル信号端子(WE)、5番端子はロウアドレスストローブ信号端子(RAS)、6番端子はアドレス信号端子(A<sub>11</sub>)である。

9番端子はアドレス信号端子(A,o)、10番端子はアドレス信号端子(A,o)、11番端子はアドレス信号端子(A,o)、12番端子はアドレス信号端子(A,o)、13番端子はアドレス信号端子(A,o)である。14番端子は電源電圧Vcc端子である。

15番端子は基準電圧 V s s 端子である。前記基準電圧 V s s は 例えば 回路の基準電圧 0 [ V ] である。 16番端子はアドレス信号端子(A。)、17番端子はアドレス信号端子(A。)、18番端子はアドレス信号端子(A。)、18番端子はアドレス信号端子(A。)、20番端子はアドレス信号端子(A。)である。

23番端子はアドレス信号端子(A,)、24番端子はアウトプットイネーブル信号端子(OE)、25番端子はカラムアドレスストローブ信号端子(CAS)、26番端子はデータ信号端子(DQ,)、

サイズの大きな D R A M 1 を封止することができる。つまり、LOC構造を採用する 樹脂対止型パッケージ 2 は、大容量化に基づき D R A M 1 のサイズが大型化しても、封止サイズ(パッケージサイズ)を小さく抑えられるので、実装密度を高めることができる。

前記インナーリード3Aはその一端側をアウターリード3Bと一体に構成している。アウターリード3Bは、標準規格に基づされている。第1年記録を表すられている。第1年記録を表すが規定され、番場子、右端手前は14番端子、右端後側(端子番号はインナーリード3Aに示す)と8番端子である。右端とでは1~5番端子、15~20番端子、23~28番端子の合計24端子で構成されている。

前記1番端子は電源電圧Vcc端子である。前記電源電圧Vcc端子である。前記電源電圧Vccは例えば回路の動作電圧5[V]である。2番端子はデータ信号端子(DQ1)、3番端

2 7 番端子はデータ信号端子 (DQ。)、 2 8 希端子は基準電圧 Vss端子である。

前記インナーリード3Aの他端側は、DRAM1の長方形状の夫々の長辺を横切り、DRAM1の中央側に引き伸ばされている。インナーリード3Aの他端側の先端はポンディングワイヤちを介在させてDRAM1の中央部分に配列されたポンディングパッド(外部端子)BPに接続されている。前記ポンディングワイヤ5はアルミニウム(Ae)ワイヤを使用する。また、ポンディングワイヤ5としては、金(Au)ワイヤ、銅(Cu)ワイヤ、金属ワイヤの表面に絶縁性横脂を被覆した被避ってくない。ポンディングでイング法に無りポンディングされている。

前記インナーリード 3 A のうち 1 番帖子、 1 4 番聯子の夫々のインナーリード ( V cc) 3 A z は、 一体に構成され、 D R A M 1 の中央部分をその及 辺に平行に引き伸ばされている (このインナーリ ード ( V cc) 3 A z は共用インナーリード又はバス

#### 特閒平3-250637(5)

バーインナーリードと言われている)。 同様に、 15番端子、28番端子の夫々のインナーリード (Vss)3A2は、一体に構成され、DRAM1の 中央部分をその長辺に平行に引き伸ばされている (このインナーリード (Vss)3 A2は共用インナ ーリード又はパスパーインナーリードと言われて いる)。前記共用インナーリード (Vcc) 3 A<sub>2</sub>、 共用インナーリード (Vss)3 A1の夫々は、その 他のインナーリード3A(信号用インナーリード 3 A<sub>1</sub>)の他端側の先端で規定された領域内におい て平行に延在させている。この共用インナーリー ド (Vcc) 3 A<sub>2</sub>、共用インナーリード(Vss) 3 A 。の夫々はDRAM1の主面のどの位置において も電源電圧Vcc、基準電圧Vssを供給することが できるように構成されている。つまり、この樹脂 封止型半導体装置は電源ノイズを吸収し易く構成 され、DRAM1の動作速度の高速化を図れるよ うに構成されている。

前記DRAM1の長方形状の短辺にはチップ支持用リード3Cが設けられている。

本実施例のDRAM1のレイアウトは、第4回(平面図)に示すように、その主面のX方向(又はY方向)の中心線部にポンディングパッド(外部端子)BP及び周辺回路11が設けられている。そして、これらのポンディングパッド(外部端子)BP及び周辺回路11の両側に多数のメモリセル列(メモリマット)12が設けられている。

本実施例のリードフレームは、第1回、第5A回(平面回)及び第5B回(平面回)に示すように、20本の信号用インナーリード3A、と2本の共用インナーリード3A。が設けられている。前記記事体チップ1の側端面を接着固定するためのチップ支持用リード(吊リリード)3Cが設けられ配配により、大々のようにインナーリード3A、は等間隔に配置することにより、大々のインナーリード3A、リード3A、に対する電気容量が一定、かつ信号には、変度の高速化を回ることができる。

前記インナーリード3A(3A1, 3B2)、アウターリード3B、チップ支持用リード3Cの夫々はリードフレームから切断されかつ成型されている。リードフレームは例えばFe-Ni(例えばNi含有率42又は50[%])合金、Cu等で形成されている。

前記DRAM1、ポンディングワイヤ5、インナーリード3A、チップ支持用リード3Cの失々はモールド樹脂2Aで封止されている。モールド樹脂2Aは、低応力化を図るために、フェノール系硬化剤、シリコーンゴム及びフィラーが添加っされたエポキシ系樹脂を使用している。シリコーンゴムはエポキシ系樹脂の弾性率と同時に熱膨酸化工工ポキシ系樹脂の弾性率と同時に熱膨酸化産素粒で形成されており、同様に熱膨吸率を低下させる作用がある。また、パッケージ2の所を値に設けられた切り込み)が設けられている。

次に、DRAM 1 のレイアウトについて説明する。

また、半導体チップ 1 の主面と絶縁性フィルム 4 との接着、絶縁性フィルム 4 とインナーリード 3 A との接着は、接着剤で接着する。また、接着 剤は、半導体チップ 1 の主面と絶縁性フィルム 4 との接着には用いないで、絶縁性フィルム 4 とイ ンナーリード 3 A との接着にのみ使用してもよい。 次に、リードフレーム 3 に絶縁性フィルム 4 を

介在させて接着剤を用いて半導体チップ 1 を接着 固定する方法について説明する。

第6図(リードフーム3と絶縁性フィルム4と 半導体チップ1との関係を示す展開図)に示すように、半導体チップの主面の倡号用インナーリー ド3A、、共用インナーリード3A。、吊りリー ド3Cの夫々に対向する位置の上に、絶縁性フィ ルムを介してリードフレーム3の倡号用インナー リード3A、、共用インナーリード3A。、吊り リード3Cを接着剤により接着固定する。

次に、本実施例のリードフレームとボンディングパッド(外部端子) BPとの接続について、第5A 図及び第5 Bで説明する。

ができる。

特開平3-250637(6)

配置されるようにワイヤボンディングすることに

より、 正規(標準)のリードピン配置の半導体装置

のリードピンを逆方向に折り曲げることなく左右

逆のリードピン配置の半導体装置を作製すること

そして、第7図に示すように、これらのリード

ピンの正規配置の半導体装置30A及びリードピン

の正規配置に対して左右逆のリードピン配隙の半

導体数置30日のそれぞれ、例えば、アドレスA8

のリードピン(正規の20番ピンと逆の9番ピン)

レ、リードピンの正規配置の半導体装置30A及び

リードピンの正規配置対して左右逆のリードピン

配置の半導体装置30BのアドレスA10のリード

ピン(正規の9番ピンと逆の20番ピン)を実装 基

板(プリント配線基板)20の表裏の同一位置に実装

し、実装基板20に設けられているスルーホールメ

ッキ暦21を通して、両者のアドレスA8のリード

ピン間及びアドレスA10のリードピン間を容易

また、第8図に示すように、実装基板20の一面

第5 A 図に示すように、リードピンの配配が形式 (標準配置)の場合は、信号用インナーリード 3 A。と D R A M 1 とが夫々ポンディングワイヤ 5 で電気的に接続対してた右逆に配置される場合は、第5 B 図に示すしてた右逆に配置される場合は、第5 B 図に示すイン・プロード 3 A。及び共用イン・プロイヤ 5 で電気的に接続される・

つまり、第5A図に示すリードピン1~14が 第5B図に示すリードピン28~15となるよう にDRAM1のポンディングパッドBPとポンディングワイヤ5で電気的に接続され、第5A図に 示すリードピン15~28が第5B図に示すリー ドピン1~14となるようにDRAM1のポンディングパッドBPとポンディングワイヤ5で電気 的に接続される。

このように、DRAM1の回路形成面の叉方向 又はY方向の中心線部にポンディングパッドBP を設け、リードピンが標準配置に対して左右逆に

> ー したが、本発明は、前記実施例に限定されるもの 配 ではなく、その要旨を逸脱しない範囲において種 同 々変更可能であることは言うまでもない。 リ (発明の効果)

に電気的に接続することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

(3)実装携板の配線面積を低減することができる

にリードピンの正規配置の半導体装置30Aとリードピンの正規配置に対して左右逆のリードピン配置の半導体装置30Bとを交互に配列した場合、同一機能のリードピン、例えば、アドレスABのリードピン(正規の20番ピンと逆の9番ピン)を実装基板の配線22で電気的に容易に接続することができる。

このように半導体装置を構成することにより、 以下の効果を得ることができる。

(1) 実装基板20の配線を省略して簡略化が図れる と共に、多数の半導体装置を実装する場合、配線 レイアウトの設計が容易にでき、実装基板20の配 線の長さを短くすることができる。

(2)実装基板20の配線面積を低減することができるので、配線のない領域に平滑コンデンサ等の回路素子を形成して接続することができる。

(3)実装基板20の内部配線の瞬間志の配線間の電 気容量を低減することができるので、信号伝達速 度を速くすることができる。

以上、本発明を実施例にもとづき具体的に説明

特開平3-250637(7)

ので、配線のない領域に平滑コンデンサ等の回路 素子を形成し、接続することができる。

(4)実装基板の内部配線の瞬同志の配線間の電気 容量を低減することができるので、信号伝達速度 を速くすることができる。

#### 4. 図面の簡単な説明

第1回は、本発明の実施例IであるDRAMを 対止する樹脂封止型半導体装置の部分断面斜視図、 第2回は、第1回の平面図、

第3回は、第2回のイーイ線で切った断面図、 第4回は、第1回に示すDRAMのレイアウト を示す平面図、

第5A図及び第5B図は、第1図に示すリードフレームの全体構成及びワイヤボンディングを説明するための図、

第6回は、第1回に示す半導体チップ、絶數体、 リードフレームの関係を示す組立展開図、


第7図及び第8図は、本発明の半導体装置の実 装例を示す図である。

図中、1…DRAM、2…樹脂封止型パッケー


ジ、3…リードフレーム、3 A … インナーリード、3 A , … 信号用インナーリード、3 A , … 共用インナーリード、3 C … チップ支持用リード(吊リリード)、4 … 絶縁性フィルム、5 … ポンディングワイヤ、B P … ポンディングパッド、20 … 実装 基板、30 A … リードピン標準配置の半導体装置、30 B … リードピン標準配置に対して左右逆配置の半導体装置。


代理人 弁理士 秋田収宴


#### 第 1 図




特開平3-250637(8)









-250-







特開平3-250637(10)



第7図





THIS PAGE BLANK (USPIO,